XU-AWG - Module XMC, 2 voies DAC 5.1 GSPS 16 bits, FPGA Xilinx Ultra Scale, mémoire 4 Go

Un FPGA Xilinx Kintex UltraScale XCVU060 avec 4 Go de mémoire RAM DDR4 fournit un noyau DSP très hautes performances pour les applications exigeantes telles que RADAR et la génération IF sans fil. L’intégration étroite de l’interface d’E / S analogique, de la mémoire et de l’hôte avec le FPGA permet un traitement du signal en temps réel à des débits supérieurs à 7 000 GMAC / s.
Le module prend en charge deux groupes de liaisons série haute vitesse à 8 voies connectées à l’hôte (une sur le connecteur XMC J15 et une sur J16). Ces liens peuvent prendre en charge plusieurs protocoles (PCIe et Aurora, par défaut).
La famille XU peut être entièrement personnalisée à l’aide de VHDL et MATLAB et du jeu d’outils FrameWork Logic. MATLAB BSP prend en charge le développement de matériel dans la boucle en temps réel à l’aide de l’environnement graphique Simulink avec diagramme Xilinx System Generator. Des cœurs logiques IP sont également disponibles pour les applications SDR qui fournissent des modulations multicanaux pour les systèmes PSK et FSK. Ces cœurs IP transforment le module XU-AWG en émetteur polyvalent, prêt à être intégré dans votre application.
Les outils logiciels pour le développement d’hôte incluent les bibliothèques C et les pilotes pour Windows et Linux. Des exemples d’application illustrant les fonctionnalités et l’utilisation du module sont fournis, y compris la diffusion d’échantillons DAC à partir du disque. Le XU-AWG peut être utilisé avec le système d’enregistrement / lecture de données à grande vitesse d’Andale pour la génération arbitraire de formes d’onde à partir de données enregistrées à des taux soutenus dépassant 7000 Mo / sA Xilinx Virtex UltraScale XCVU060 FPGA avec 4 Go de mémoire RAM DDR4 (peut augmenter jusqu’à 8 Go en tant qu’empreinte compatible des mémoires de plus haute densité lorsqu’elles sont validées et prises en charge par le FPGA) fournit un cœur DSP à très hautes performances pour les applications exigeantes telles que RADAR et la génération IF sans fil. L’intégration étroite de l’interface analogique IO, de la mémoire et de l’hôte avec le FPGA permet un traitement du signal en temps réel à des débits supérieurs à 7 000 GMAC / s.
Les modules XU XMC associent la puissante architecture Velocia d’Innovative à deux liaisons PCI Express 8 voies hautes performances connectées au support, et une nouvelle porteuse XMC qui connecte les liaisons XU-AWG 8 voies à la liaison PCIe du support 16 voies à l’aide d’un commutateur PCIe , contactez l’usine pour la disponibilité). Les liaisons à 8 voies de protocole alternatif vers un hôte sont également prises en charge par le matériel du XU-AWG utilisant la liaison P15 ou P16 vers un hôte compatible.
La famille XU peut être entièrement personnalisée à l’aide de VHDL et MATLAB et du jeu d’outils FrameWork Logic. MATLAB BSP prend en charge le développement de matériel dans la boucle en temps réel à l’aide de l’environnement graphique Simulink avec diagramme Xilinx System Generator.
Des cœurs logiques IP sont également disponibles pour les applications SDR qui fournissent des modulations multicanaux pour les systèmes PSK et FSK. Ces cœurs IP transforment le module XU-AWG en émetteur polyvalent, prêt à être intégré dans votre application.
Les outils logiciels pour le développement d’hôte incluent les bibliothèques C et les pilotes pour Windows et Linux. Des exemples d’application illustrant les fonctionnalités et l’utilisation du module sont fournis, notamment la diffusion d’échantillons DAC à partir du disque. Le XU-AWG peut être utilisé avec le système d’enregistrement / lecture de données à grande vitesse d’Andale pour la génération arbitraire de formes d’onde à partir de données enregistrées à des taux soutenus dépassant 7000 Mo / s.